

# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63316254 A

(43) Date of publication of application: 23 . 12 . 88

(51) Int. CI

G06F 15/16 G06F 15/16

(21) Application number: 62151381

(22) Date of filing: 19 . 06 . 87

(71) Applicant:

**NIPPON TELEGR & TELEPH** 

CORP <NTT>

(72) Inventor:

KIMURA TAKASHI FUKAZAWA TOMOO


#### (54) PARALLEL PROCESSOR


#### (57) Abstract:

PURPOSE: To increase efficiency to use a transfer channel by providing in a one-dimensional transfer channel plural switch circuits with a means to electrically disconnect or connect a one-dimensional transfer channel.

CONSTITUTION: One data transfer channel commonly used by plural processor elements PE1WPE3 is divided into the transfer channels P1WP3 of an arbitrary number and an arbitrary length by distributed and inserted switch circuits SW1WSW4. Switch circuits SW1WSW3 are constituted of a circuit regarding the transfer channel of right and left directions. A transfer circuit changing-over circuit SC electrically connects and disconnects a transfer channel DRi of an input side and a transfer channel D'Ri of an output side, based on a change-over controlling signal S from a transfer channel deciding circuit PD, a transfer channel is formed without depending on far and near transfer distances, in accordance with the transfer request of the processor elements PE1WPE3 asynchronously generated.

COPYRIGHT: (C)1988, JPO& Japio





# ⑩日本国特許庁(JP)

⑩特許出願公開

# ⑫公開特許公報(A)

昭63-316254

⑤Int Cl.⁴

識別記号

厅内整理番号

❸公開 昭和63年(1988)12月23日

G 06 F 15/16

3 9 0 4 0 0 Z-6745-5B B-6745-5B

審査請求 未請求 発明の数 1 (全12頁)

②発明の名称

並列プロセツサ

**空出** 頭 昭62(1987)6月19日

⑫発 明 者 木 村

隆 神奈川県原木市森の甲井宮3号

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

社厚木電気通信研究所内

⑫発 明 者 深 沢 友 雄

神奈川県厚木市森の里若宮3番1号 日本電信電話株式会

社厚木電気通信研究所內

①出 顋 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

②代 理 人 弁理士 山川 政樹 外1名

明細書

1. 発明の名称 並列プロセッサ

# 2. 特許請求の範囲

(1)複数のプロセッサ要素と、この複数のプロセッサ要素の任意の 2 つのプロセッサ要素間で転送を構成しデータの転送・情報の授受を行なう転送を置とからなる並列プロセッサには気的に一次での転送路を切断もしくは接続する手段を有する路との気路を切断もとを備え、前記スイッチ回路とを備え、前記スイッチ回路によって分断された各転送路にプロセッサ。

(2) 複数のスイッチ回路によって分断された転送路は、データの転送方向を左から右および右から左の単方向とし、これを右方向と左方向の2組備え、前記スイッチ回路の左もしくは右から入力する転送路間を任意に電気的に接続もしくは切断する手段を有するスイッチ回路で構成したことを特

做とする特許請求の範囲第1項記載の並列プロセッサ。

(3)第i, 第i+1のスイッチ回路で挟まれた転送路Piに接続されたプロセッサ要素PEiは、右方向あるいは左方向の転送路の第i+pあるいは第i-pのスイッチ回路までのp区間の転送路の転送路予約情報を出力する手段を有し、

スイッチ回路SWiは、右方向の転送路に対し、 前段のスイッチ回路からの転送路Pi+1の転送 路使用要求信号および転送路Piに接続された 海要求信号を入力し、転送路Piから転送路 路要求信号を入力し、転送路Piから転送路 が発生しているか否かを示す要求発生元確認信号 を生成する手段を有し、転送路Pi+1の転送路 使用要求信号を次段の第i+1のスイッチ回路S Wi+1に出力し、

左方向の転送路に対し、第i+1のスイッチ回路がらの転送路Pi-1の転送路使用要求信号および転送路Piに接続されたプロセッサ要素PEiからの転送路要求信号を右から入力し、転送路

Pi-1の転送路使用要求信号を出力する転送要求処理回路と、

前記転送要求処理回路において生成される転送路要求発生元確認信号(右方向および左方向)と転送路判定回路において生成される転送路使用許可信号(右方向および左方向)とから前段要求転送路と後段の空き転送路とを電気的に接続もしくはその接続を絶つ転送路切り換え回路とから

構成されたことを特徴とする特許請求の範囲第 1 項記載の並列プロセッサ。

#### 3. 発明の詳細な説明

### (発明が解決しようとする問題点)

一方、転送路のデータ競合を無くすため 、第 13図に示すようなクロスバスイッチCSや多段 スイッチなどの専用の転送装置を負荷した並列プロセッサでは、1度にすべてのでいるでは、1度にすべてのでは路を実現したができる。では近路では、から連れとの数字化と数置の間はは、から独立に転送装置に信号線が単っている数が膨大になり、並列でロセッサ数の増大とともに実現不可能な規模になるという欠点があった。

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、同時に多数の転送経路を実現し、個々の転送路の使用効率を高め、並列プロセッサの処理実効速度を向上させ、転送装置の小形化と高速性を両立させた並列プロセッサを提供することにある。

#### (問題点を解決するための手段)

このような目的を達成するために本発明は、復

# (産業上の利用分野)

本発明は、ハード量が少なく、小形にして転送路の使用効率が高く、任意の演算プロセッサ間で 転送路の競合が無く、効率的にデータの授受を行なう並列プロセッサに関するものである。

#### (従来の技術)

複数のプロセットのおけれる。 では、名のでは、名のでは、名のでは、名のでは、名のでは、名のでは、名のでは、本のでは、ないののでは、ないののでは、ないののでは、ないのでは、ないののでは、ないのでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないののでは、ないでは、ないでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないで

数のプロセッサ要素と、この複数のプロセッサ要素と、この複数のプロセッサ要素の任意の2つの転送ではなって転送を行なったの転送ではおいて、一次ででは多いでは、この転送の中に電気を有いたのをは接続するすりとを備え、スセッサ要素を接続するようにしたものである。

#### (作用)

本発明による並列プロセッサは、ハード規模が小さいバス構造を基本としながら、1本の信号転送路を、分散的に挿入したスイッチ回路によってを可能にする。また、転送路分割と使用のための転送路の空き管理制御を簡単な方法で転送路自身が行なうことができ、プロセッサからの要求発生に応じて転送経路をダイナミックに変えられ、1度に多数の2つのプロセッサ間転送路を確保できる。

# (実施例)

本発明の第1の特徴は、第2図に示すように、 1本のデータ転送線路を複数のプロセッサ要P E1~PE3が共用する構成でありながら、1本 の転送線路に分散してスイッチ回路SW1~SW 4を挿入し、このスイッチ回路で挟まれた転送路 P1、P2、P3をバスとしてプロセッサ要素P E1、PE2、PE3を接続した構成である。

本発明の第2の特徴は、1本の転送路を任意に分割して、それぞれ独立した転送路として使用でき、また、各プロセッサ要素が転送路使用のスケジュール表に基づいて競合のない転送装置として、転用予約手続きを自動的にできる手段を有している点にある。

本発明の第3の特徴は、転送路の空きで使用可能な経路と、各プロセッサ要素の使用要求の発生とデータ授受を必要とするプロセッサとの転送距離とが判明した時点で、ダイナミックに転送経路設定が可能な制御手段を有している点にある。

この特徴は、簡単な信号の授受により効率的に 自動的に転送路は右と左の独立した方向を持った

第1図で、スイッチSW1~SW3は転送路中に挿入されたスイッチ回路で、PE1~PE3はスイッチ回路で快まれた転送路に接続されたプロセッサ要素である。第1図において、DRおよび右から左方向の転送路であり、QDR、ADRおよび右から左クの転送路であり、QDR、ADRおよび右から右へおよび右から方への転送経路である。LReqR、LReqLはDR、DLの転送路それぞれに対するプロセッサ要素からの転送といてある。

第1図において、スイッチ回路SW1~SW3は、右方向、左方向の転送路に関する回路で構成される。

第3図はスイッチ回路 S W j (j=1,2.・・)の右方向の転送路に関する回路を示したもので、S C は転送路切替回路で、その他に転送要求処理回路 R P と転送経路判定回路 P D とから構成されている。右方向の転送路も同様である。転

転送線路で構成され、一次元上に配置されたスイッチ回路が、転送方向に対し、前段からの要求信号と個々に管理するプロセッサ要素からの要求信号とから転送経路の始点を判断し、これにより、全く非同期に発生するプロセッサ要素間の転送を応じて、しかも必要なプロセッサ要素間の転送距離の遠近に依存しないで転送経路が形成されることを特徴としている。

本発明の第4の特徴は、転送路を複数の信号線路で構成し、この信号線路をスイッチ回路間で乗り換えられるように、次段の転送路の信号線の空き情報に基づいて前段の転送路の信号線と後段の転送路の信号線とを独立に接続する回路を設けたスイッチ回路を構成している点にある。

特許請求の範囲第1項、第2項記載の発明の実施例としての並列プロセッサの構成を第1図に示し、スイッチ回路を第3図に、そのスイッチ回路の処理フローを第4図に、並列プロセッサのスイッチ回路の動作状態の変化を第5図に、プロセッサ要素の転送路インタフェースを第6図に示す。

次に、第3図の回路の動作について説明する。

- 1.1) 転送要求処理回路 R P に前段スイッチから R R eqin、接続されたプロセッサ要素から L R eqinが入力される。
- 1.2) R ReqinはフリップフロップFF1にリモート・パス・ステート(Remote Path State, RPS) として記憶され、L ReqinはフリップフロップFF2にローカル・パス・ステート(Local Path State, LPS) として記憶される。前段スイッチに接続されたプロセッサ要素から要求があれば、RPS, LPSが1になる。
- 1.3) 制御論理手段PCON(プライオリティ

コントローラ)はRPS、LPSを監視する。RPSの方がプライオリティが高い。RPS=1のときは、LPSのいかんにかかわらずオリジン(ORG)=0とし、接続プロセッサ要素からの要求を無視する。RPS=0のときはLPSをみる。LPS=1のときは接続プロセッサ要素から要求があるので、ORG=1とする(第4図のステップ1、2)。LPS=0のときは要求がないので、ORG=0とする(第4図のステップ1、3)。RReqout=0が出力される。

次に、第3図の回路の動作を第4図を用いて説明する。第4図はスイッチ回路の基本処理を示したもので、プロセッサ要素と前段のスイッチからの転送路使用要求の有無、転送経路予約情報と転送経路確認情報の入力情報との一致によって前段のスイッチあるいはプロセッサ要素への転送経路予約情報QDoutを出力する。

2.1) 転送経路判定回路PDに、前段スイッチ

からQ Din、後段スイッチから A Dinが入力される。後段スイッチに Q Doutが出力され、前段スイッチに A Doutと A C K R (一致信号) が出力される。

2.2) 制御論理手段SD(ステークスディテクタ)はORGとRReqoutを監視する。RPS.
LPS共に0のとき(ステップ4からステップ5へ移行するとき)、後段からのADinに1を加え、前段にADout=ADin+1を前段のスイッチ回路に出力する(ステップ5)。自らの要求はないので、後段の空き区間数に自らの区間を加えて前段に伝えるのである。第3図のINCは1を加算するインクリメンタである。

2.3) RPS.LPSのいずれかが1のときはステップ6へ移行し(ステップ1~4)、ORG = 0であれば前段からのQDinに1を滅じ(ステップ7)、後段にQDout=QDin~1を出力する(ステップ6~10)。QDoutは要求区間数を示し、自らを区間として設定するのでこれを減じて後段に伝えるのである。DECは1を滅算す

るデクリメンタである。 O R G = 1 であれば、接 続 P E が要求する Q D in を後段に出力する (ステ ップ 9, 10)。

2.4) また、ADinとQDoutを比較し、一致しない間はORGにかかわらず、転送径路要求がある場合は、ADout=0、ACK=0を前段に出力する(ステップ12,13)。一致すれば、スイッチを接続(オン)し、ADout=ADin+1、ACK=1を前段に出力する(ステップ14)。2.5)LPS、RPSのいずれかが1の場合にQDout=0になれば、要求転送径路の終端と判断し、この時、スイッチを切断(オフ)し、ADout=0、ACK=1を前段に、QDout=0、RReq=0を後段に出力する(ステップ15)。

3.1) 第5図は、第4図の基本処理に基づいて 実行される8つのスイッチ回路のQDoutとAD outの出力の時間的推移を示している。第5図に おいて、最初はすべてのスイッチSWiでADout =FF(最大値)であり、これは後段のすべての 区間を使用できることを意味する。QDout=0 となっているのは転送路の要求がないためである。
3.2) 今、クロック1でスイッチSW1にオリジンが発生し、転送路区間数=3が要求されたとする。すなわち、スイッチSW1に接続されるプロセッサ要素PE0からスイッチSW4に接続されるプロセッサ要素PE3に転送要求がなされた場合を例として説明する。この場合、スイッチSW1からQDout=3、ADout=0が出力される。ここで、ADout=0はスイッチSW1から右側へは転送路を形成できないことを示す。転送路予約手続が開始される。

3.3) クロック 2 でスイッチ S W 2 はスイッチ S W 1 の要求をうけ、Q D out = 2, A D out = 0 を出力する (ステップ 9, 1 0, 1 2, 1 3)。
 クロック 3 でスイッチ S W 3 は Q D out = 1,
A D out = 0 を出力する (ステップ 9, 1 0, 1 2, 1 3)。

クロック 4 でスイッチ S W 4 は R R e q = 1 が 入力され、かつ Q Dout = 0 となるため、 A Dout = 0、 A C K = 1 を出力する。 A C K = 1 は前段 に伝えられる(ステップ8、15)。

3.4) クロック 5 でA C K = 1 となり、スイッチ S W 3 はスイッチ S W 4 の A Dout = 0 に 1 を加え、Q Dout = A Dout = 1 となり、スイッチをオンし、A C K = 1 となる(ステップ 6. 7. 9. 1 0. 1 2. 1 4)。

クロック 6 で、スイッチ S W 2 で Q Dout = A Dout = 2 を出力するとともに、スイッチをオンし、A C K = 1 を前段に出力する (ステップ 6.7.9.10,10)。

クロック 7 で、スイッチ S W 1 で Q Dout = A Dout = 3 を出力するとともに、スイッチをオンし、A C K = 1 を前段に出力する(ステップ 6.7.9,11.12.14)。

ここにおいて、スイッチSW1からSW4、プロセッサ要素PE1からPE4への転送路が確保される。

4.1) プロセッサ要素PElからPE4へLReqを1に保つことにより、スイッチSWl~S W4のQDout、ADoutおよびスイッチオンの状

ッチについて使用可能な転送路区間数にセットされる。 すなわち、A Dout = FF + 1 = FF (最大使用可能な区間 FF) が出力される (ステップ4,5)。

クロック 1 0 6 で、スイッチ S W 3 で S W 4 の A Doutに 1 を加え、 A Doutが出力される。

クロック 1 0 7 で、スイッチ S W 2 で S W 3 の A Doutに 1 を加え、 A Doutが出力される。

クロック 1 0 8 で、スイッチ S W 1 が順次 1 を加算された A Doutを出力し、ここで転送路の解除が完了する(ステップ 4, 5)。

第6図はプロセッサ要素の転送路インタフェース回路を示したもので、転送路としてDRにようイステートのI/OパッファB1で接続され、転送路検査信号QDはトライステートの入力パッファB2で、転送路確認信号ADは同じくトライステートの出力パッファB3で接続されている。転送明本ではで、シリアルパラレルシフトレジスタSPRはピット長の変換が

腹を不変に保ち(ステップ 6 , 1 6 ) 、この間データ転送が行なわれる。

5.1) データ転送が終了すると、プロセッサ要素PE1でLReqを0に、すなわちクロック101でスイッチSW1はLPS=0、ORG=0、Reqout=0となる(ステップ4,5)。第3図の制御論理手段SDはこれを検出してステッチを直ちにオフし、QDout=0とする(ステップ4,5)。転送予約解除が開始される。

5.2) R R eqがスイッチ S W 1 ~ S W 4 へ伝わることによって、

クロック 1 0 3 で、スイッチ S W 3 の Q Dout = 0 、 A Dout = 1 、スイッチオフとなり、

クロック104で、スイッチSW4のQ Dout = 0、A Dout = F F となる(ステップ4,5)。 5.3) スイッチSW3でORG=0であれば、 クロック105でR Regin = 0 より、後段のスイ

必要な場合に用いられる。同図において、 I D B は内部データバス、 C D B は制御データバス、 2 0 はインタフェース制御回路である。

次に本実施例の具体的な効果について説明する。この場合、第9図に示すように、9つのスイッチ回路と8つの演算プロセッサ(プロセッサ要素)PE0~PE7から構成される並列プロセッサを例として、従来のバスで構成されたもの、クロスバスイッチで構成されたものと比較する。

デバイスシミュレーションなどで特に高速化が 困難とされているモンテカルロシミュレーショか の並列演算においては、すべてのプロセッサが送る 一斉に他のすべてのプロセッサにデータを送る 問題がある。この問題について本実施例の効果を 説明する。今、8台の各プロセッサからほぼる に他の7台のプロセッサでは、第7回 会、パス構造の並列プロセッサでは、第7回 すように、28回の転送回数が必要となる 理想的な転送装置としてクロスバスイッチを する並列プロセッサでは第8回に示すように4回の 転送で済む。これに対し、右方向と左方向の1組の転送路で構成されている本実施例の並列プロセッサでは、第9図に示すように20回、さらに、これにもう1組の転送路構成を持つ並列プロセッサ構成をとると、10回となる。第9図の点線は他の回に転送路となっているが、当該回に変更可能な場合を示す。

一般的にプロセッサ要素数 n と転送路の本数の関いたでは別の転送回数とケーブが回れる数と 2 \* は別の転送の本数の関係式表数の関係式表数ので、 2 \* は間ので、 2 \* な数を関数ととケーブが数を関数ととケーブが数をはので、 3 \* ながので、 4 \* ながので、 5 \* ながので、

に示すようにいくつかの組合せを選択できる。第 1 0 図、第 1 1 図において、 S 1、 S 3 はクロスパスイッチの特性線、 S 2、 S 4 は通常バスの特性線、 4 0、 5 0 は本実施例における選択の範囲を示す。

,			
•			ケープル
構成		転送回数	本数
通常バス		2 n · 2 n - i	ь
本発明の	2 °	2 *-1 (2 *-1+1)	ь
分散スイッチ	2 '	2 n-2 (2 n-1+1)	2 b
<b>構成転送路</b>	2 *	2 n-3 (2 n-1+1)	
本数	•		
	•		
	2 •	2 *** (2 ** +1)	2 т ь
	•		
,	2 1	2 *- 1 + 1	2 n- 1 b
クロスバ	- <del></del>		
スイッチ		2 n - 1	2 ** b

#### (発明の効果)

#### 4. 図面の簡単な説明


第1図は本発明に係わる並列プロセッサの一実 施例を示すプロック系統図、第2図は本発明の概 要を説明するための並列プロセッサを示すプロック 系統図、第3図はスイッチ回路を示すプロック 系統図、第4図はそのスイッチ回路の処理フロー

PE1~PE3…プロセッサ要素、SW1~SW4…スイッチ回路、DR、DL…信号線、P1~P3…転送路、SC…転送路切替回路、PD…転送径路判定回路、RP…転送要求処理回路、BUF…バッファ回路、SD、PCON…制御論理


# 特開昭63-316254 (フ)

手段、INC…インクリメンタ、DEC…ディクリメンタ、FF1、FF2…フリップフロップ。


特許出願人 日本電信電話株式会社 代理 人 山川 政 樹(ほか1名)




第1図




第2図




The second secon




第5図




第6図





第7図







# 第9図









第13 図

